Intel Skylake-SP处理器评测（一） 原创

　　Intel将上一代Broadwell-EP处理器的改进分为了三个方面：Orchestration（编排）、Security（安全）和Performance（性能），其中，Orchestration（编排）是一个在Broadwell-EP上提出的新概念，核心就是Intel Resource Director Technology（RDT，资源管理技术），笔者认为，这是Broadwell-EP上带来的最重要也是最显著的一个变化。到了Skylake-SP，Xeon家族的信念具有了一个飞跃，新的重点囊括为三个：Performance（性能）、Security（安全）和Agility（敏捷）：

　　如下图所示，可以看出：

Intel Xeon Scalable Processor: Performance,  Security and Agility

　　敏捷取代了编排，可以很容易认识到的是，敏捷包含了编排，可以说，Xeon Scalable处理器具有着更多的野心，也搭载了更多的特性，从而，它也需要着更多的微架构/架构改变：

Intel Skylake-SP——初代Xeon Scalable处理器家族的特性改进一览

　　我等不及要对这些提升一一讨论了：

Intel Skylake-SP处理器：历代性能提升

Intel Skylake-SP处理器：历代安全性提升

Intel Skylake-SP处理器：敏捷性与效率提升

Intel Skylake-SP——初代Xeon Scalable处理器特性一览

　　Intel Skylake-SP搭配的Lewisburg PCH芯片组的进化也颇值得一提，但这部分内容我们决定放在以后的文章当中。

由于每处理器最多具有3个UPI外联总线，因此Glueless模式仍然支持到8路系统为止，但现在2个UPI的型号也可以支持环形的四路配置；理论上，环形配置可以支持无限多的处理器（考虑一个无限大的处理器首尾连接的圆环），只是延迟也会线性地增加

Intel Xeon Scalable Processor: Re-architected from the Ground Up

　　初代Xeon Scalable处理器搭配了支持AVX-512指令集的微架构，可以一次性处理512位数据，并且可以每处理器达到28个核心，支持6个内存通道，更多的PCIe 3.0信道，更多的性能、安全特性以及更新更强的PCH。Intel号称其为Re-architected from the Ground Up，从头重新架构，且让我们从头开始，从Skylake的微架构开始一一介绍。