Intel Ivy Bridge-EP处理器评测

　　看完Core核内的改进之后，我们再来看看Uncore核外的改动：

Ivb Bridge-EP核外改进，内容来自Intel Reviewer's Workshop 2013，NDA文档

　　第一点改进前面已经说过，三个环形总线可以带来更高的带宽和更低的延迟，不过可惜的是只有少数高核心的SKU才使用这种设计，大部分SKU都是属于传统的双环形总线设计。

使用AIDA64可以看到Intel Xeon E5-2697 v2中，两个处理器一共显示出4个集成内存控制器（IMC），每个控制器是两个通道；此外从各个方面可以看出，AIDA64在这方面的识别还不够完善

　　此外，额外的内存控制器也只是在三环形总线设计中才有使用，虽然两个独立的内存控制器联接的仍然是4个内存通道，但是额外的内存控制器设计可以让内存存取的效率提升。

　　Ivy Bridge-EP还在Snoop Directory监听目录以及L3 Cache的LRU上进行了改进，Snoop Directory的目录以及LRU的标志位都从之前的1位提升到了2位，从而提升前者的监听性能和后者的缓存命中率。并且Snoop Directory的改进是在所有的EP型号都具有，在以往，类似应的改进仅仅在四路或四路以上的型号中才具有（在Sandy Bridge-EP当中，Snoop Directory是被禁用的）。

Ivy Bridge-EP对延迟的优化，包括了前面说到的Snoop Directory等的改进

　　Ivy Bridge-EP还将延迟的优化作为一个目标，除了前面的改进Snoop Directory之外，还引入了一项“Opportunistic Snoop Broadcast”，在不同的带宽负荷下自动调整Snoop监听的执行，此外核间Snoop的延迟、多路处理器之间的一致性也得到了多处改进。Ivy Bridge-EP还改进了QPI总线，在Turbo睿频模式下，CPU的QPI总线将会动态地禁用QPI L0p状态，从而降低了传输延迟，同时还维持了节约能源的能力。

Ivy Bridge-EP支持DDR3-1866，具有更高的带宽和更低的延迟

　　显然，更多的CPU核心需要更大的内存带宽，Ivy Bridge-EP将最高内存支持提升到了DDR3-1866，比之前的DDR3-1600提升16.6%，并且即使是较为低端的型号也大都支持DDR3-1600。并且在使用1.35V的DDR3内存的时候也能支持到1600。Ivy Bridge-EP现在支持64GiB的内存模组，当然，必须采用的是LRDIMM（Load Reduced DIMM）。因为新内存模组的支持，双路Ivy Bridge-EP的最大内存容量支持达到了1.5TiB。

Ivy Bridge-EP在PCIe方面的优化

　　Ivy Bridge-EP当中比较让人注意的是对PCI Express总线的优化，除了面向高端存储市场的x16 NTB（Non-transparent Bridge，非透明桥）之外，其它的多项优化对各种PCIe设备都有效果。首先是Ivy Bridge-EP引入了PCIe Atomics，PCIe原子操作，这是一个PCIe Gen3的可选功能，可以让以往的同步操作变得简便、低延迟和高性能，在多路CPU/GPU并存的环境当中将会很有用。PCIe Atomics引入了三个操作：FetchAdd（Fetch and Add）、Swap（Unconditional Swap）、CAS（Compare and Swap），FetchAdd和Swap支持32位和64位操作数，CAS支持32、64、128位操作数。

　　Intel还提到，Ivy Bridge-EP的PCIe还明显地降低了延迟，不过没有提及什么方式，这对所有PCIe设备都是有效果的。

图上出现了一块Xeon Phi，不过Ivy Bridge-EP的PCIe优化并不局限于Xeon Phi

　　Ivy Bridge-EP中，PCIe对P2P的带宽得到了提高，特别是同一个PCIe总线的设备与设备之间的通信。Intel在文档中还提及了Ivy Bridge-EP的环形总线会“激进地”得到提高以提升性能。

　　可以看到，即使不说22nm、50%的额外核心带来的变化，Ivy Bridge-EP也拥有着不错的改进，接下来我们就来看看得到的Ivy Bridage-EP实物。