【ZD Research】在以往,Tick-Tock钟摆策略让Intel(英特尔)的处理器每两年更换一次工艺制程(Tick)、每两年更新一次微架构(Tock),最终就是每年换一次制程或微架构,从而每年都能有新产品推出。现在,这个摆动的变慢我们已经用肉眼就可以看到,大致上,在微架构更换之后,还可能会接着推出一个同制程同微架构的改进版本,这样微架构周期就变成了约三年,例子就是桌面端的Broadwell-Skylake-Kaby Lake以及下一个循环中的Cannonlake-Ice Lake-Tiger Lake。
从Tick-Tock变为Process-Architecture-Optimization,笔者将其称为“Tick-Tock-Tock”(非官方)
新的策略称为“Process-Architecture-Optimization”——“制程-架构-优化”,导致这个变长的周期的原因就是临近10nm之后,新工艺制程的开发难度加大。上一代的企业级处理器产品线——代号Haswell-EP的企业级第三代至强E5处理器(Xeon E5 v3)在2014年9月发布,到现在代号Broadwell-EP的企业级第四代至强E5处理器(Xeon E5 v4),中间的跨度超过了一年半。相比消费级,企业级处理器具有很多额外的特性,从而需要额外的开发时间,导致了其周期变长,这种与消费级处理器的不匹配以后还可能会导致一些问题。
2016年4月,Intel Xeon E5-2600 v4处理器,代号Broadwell-EP(14nm,Broadwell微架构)
上图是我们拿到的Broadwell-EP——Xeon E5-2600 v4的实物。大约在发布前一个月,我们拿到了样品。在收到处理器(以及搭配的DDR4内存)的同时,笔者身处Oregon的Hillsboro,同时见到了Xeon E5 v4处理器、Xeon E7 v4处理器以及Xeon E5 v4的晶圆,其时Intel对晶圆的官方图片三缄其口,事实证明之后的发布会Intel再也没有提供详细的晶圆照片。幸运的是,在某Workshop上,笔者拍摄了一些晶圆照片,它们经过了Intel人员的审核,在后面我们会看到。
一颗Intel Xeon E5 v4和两颗Intel Xeon E7 v4(正面)
一颗Intel Xeon E5 v4和两颗Intel Xeon E7 v4(背面)
Process-Architecture-Optimization策略中包含了Broadwell,按照设计,Broadwell-EP和所有的Broadwell一样,都基于新的14nm工艺。这个新工艺带来了更多的晶体管,从而达到了更多的核心数量。除此之外,一如既往地,Broadwell-EP在Uncore区域做了很多的改变,有一些非常激动人心,就如我们接下来会看到的一样。
Intel Broadwell-EP处理器评测 by ZD Research 盘骏/Lucifer
首先,我们会先对Broadwell-EP的架构进行一个概述,然后是对Broadwell-EP的微架构改进进行解析,然后着重对Broadwell-EP的Uncore区域——内联架构——当中的上面提到的激动人心的改进进行介绍,然后是一些杂项Uncore改进,最后是平台方面的变化,然后就是性能测试并与前几代理器进行性能对比。
前两代处理器Ivy Bridge-EP和Haswell-EP的评测:
好文章,需要你的鼓励
工业升级的关键,或许在于智能本身。“工业+机器人”将成为通向下一阶段工业体系的核心抓手。——黄仁勋。
浙江大学等联合研究发现,AI强化学习效果取决于"模型-任务对齐"程度。当AI擅长某任务时,单样本训练、错误奖励等非常规方法也有效;但面对陌生任务时,这些方法失效,只有标准训练有用。研究团队通过大量实验证实,这种"舒适圈"现象比数据污染更能解释训练差异,为AI训练策略优化提供了新思路。
瑞士政府正式发布了自主研发的人工智能模型,该模型完全基于公共数据进行训练。这一举措标志着瑞士在AI技术自主化方面迈出重要一步,旨在减少对外国AI技术的依赖,同时确保数据安全和隐私保护。该模型的推出体现了瑞士对发展本土AI能力的战略重视。
巴赫切希尔大学研究团队通过对五种不同规模YOLO模型的量化鲁棒性测试发现,静态INT8量化虽能带来1.5-3.3倍速度提升,但会显著降低模型对噪音等图像损伤的抵抗能力。他们提出的混合校准策略仅在大型模型处理噪音时有限改善,揭示了效率与鲁棒性平衡的复杂挑战。